Тайваньская компания готовится увеличивать размеры сложных чипов и в будущем предложит технологию производства огромных чипов в рамках единой кремниевой пластины. TSMC уже имеет большой опыт в производстве сложных чипов. Обычные кристаллы ограничены площадью около 800 мм², но благодаря технологии упаковки чипов CoWoS (Chip-on-Wafer-on-Substrate) можно объединять несколько кристаллов в рамках одного более крупного устройства. Современная технология CoWoS позволяет создавать интерпозер для сложных чипов площадью до 2831 мм². И уже есть заказчики, которые вплотную приближаются к предельной площади. В частности, речь идет о мощных ускорителях для вычислений ИИ, включая новые AMD Instinct MI300X и будущие NVIDIA B200. Такие чипы используют огромные логические чиплеты и несколько стеков памяти HBM3/HBM3E. А поскольку сфера ИИ в ближайшие годы будет бурно развиваться, то необходимость в сложных крупногабаритных чипах возрастет.
На технологическом симпозиуме TSMC компания раскрыла планы по совершенствованию технологии CoWoS. Следующее поколение технологии упаковки CoWoS-L дебютирует в 2026 году. С ее помощью общую площадь чипа можно будет увеличить в 5,5 раз относительно размера литографической маски для одиночного кристалла. Это позволит разместить до 12 стеков памяти HBM и использовать подложку размерами до 100x100 мм. Прогнозируется, что это позволит увеличить производительность новых чипов в 3,5 раза. А к 2027 году компания выйдет на устройства с подложкой размерами 120x120 мм.
Дальнейшее развитие этого направление обеспечит технология упаковки SoW (Sytem on Wafer), которая предлагает создавать сложные чипы в рамках единой кремниевой пластины. Это позволит создавать поистине гигантские чипы с невероятным вычислительным потенциалом.
Нечто подобное уде создается в ограниченных масштабах. Недавно мы писали о специализированном процессоре Cerebras WSE-3 з 900 тысячами ядер, который выполнен на единой кремниевой пластине.
Источник:
Anandtech