На другу половину цього року Intel запланувала реліз серверних процесорів Xeon Scalable 4-го покоління (Sapphire Rapids). У них компанія не тільки додасть підтримку інтерфейсу PCI Express 5.0 та оперативної пам'яті DDR5, але й перейде на багаточипове компонування з опціональним буфером HBM2E.
Днями Intel оприлюднила додаткові подробиці про серверні чипи Sapphire Rapids. Як було зазначено вище, до випуску готуються два варіанти CPU Xeon Scalable 4-го покоління: з буфером HBM2E та без нього. Спільною рисою стане використання чотирьох кристалів площею ~400 мм², які взаємодіють за допомогою шини Embidded Multi-die Interconnect Bridge (EMIB). У випадку стандартних чипів Sapphire Rapids кількість EMIB-з'єднань дорівнює десяти, а у моделей з HBM2E їх кількість складе 14 штук.
В арсеналі процесорів Intel Sapphire Rapids є до 56 ядер Golden Cove (P-ядра чипів Core 12-го покоління) з підтримкою технології Hyper-Threading, до 105 Мбайт кеш-пам'яті третього рівня, 8-канальний контролер DDR5-4800 та до 80 ліній інтерфейсу PCI 5.0.
Моделі з 64-гігабайтним буфером HBM2E розробляються з прицілом на сферу ресурсомістких обчислень та, якщо вірити Intel, принесуть відчутний приріст швидкодії щодо актуальних Xeon Scalable 3-го покоління. Результати власних тестів чипмейкера наведено на слайдах нижче.
Джерело:
WCCFTech
