Напівпровідникова промисловість отримала новий поштовх до розвитку, пов'язаний зі штучним інтелектом. Самі технології ШІ зараз на зльоті завдяки трьом факторам: інновації в галузі машинного навчання, доступність великих обсягів даних та прогрес у створенні високопродуктивних потужних напівпровідникових чипів. Якщо революція ШІ йтиме такими ж темпами, від напівпровідникової промисловості знадобиться ще більше зусиль. І до кінця десятиліття ми побачимо чипи, які нараховуватимуть трильйон транзисторів.
Це передбачення з'явилося у матеріалі видання IEEE Spectrum, яке присвячене мікроелектроніці та технологіям. У виданні зазначають, що за останні кілька років обсяги обчислень та вимоги до пам'яті, необхідні для ШІ, збільшилися на порядки. Вимоги до обчислювальної потужності зростають, і питання в тому, чи зможе індустрія йти в ногу з часом, щоб відповідати цим вимогам. Останніми роками спостерігається тенденція до впровадження технології 3D-упаковки чипів, а сучасні чипи для ШІ використовують пам'ять HBM. Найближчим часом основною технологією упаковки чипів стане 3D SoIC від TSMC. Поява надскладних багатошарових чипів на базі технологій CoWoS або SoIC підвищує вимогу до міжшарових з'єднань. Впровадження нових матеріалів допоможе частково покращити ситуацію зі з'єднаннями, але майбутнє за оптичними інтерфейсами та кремнієвою фотонікою.
Зараз найбільшим чипом є новий GPU Nvidia Blackwell, який налічує 208 мільярдів транзисторів і є найскладнішим напівпровідниковим чиплетним виробом. До 2030 року промисловість зможе випускати монолітні чипи, які налічують 200 мільярдів транзисторів, а складні за компонуванням чипи вийдуть на рівень у трильйон транзисторів. Такі гіганти будуть випускатимуться насамперед для серверних систем та обчислень ШІ.
Зазначається, що за останні 15 років напівпровідникова промисловість збільшувала енергоефективність утричі кожні два роки. І ця тенденція підтримуватиметься далі. Зростання енергоефективності буде забезпечене впровадженням нових матеріалів, нових методів інтеграції чипів та більш досконалою літографією EUV.
Ускладнюється процес проєктування мікроелектронних пристроїв. Проєктування системної архітектури потребує точних апаратних та програмних оптимізацій. Розробникам потрібна нова мова та інструменти для електронного проєктування. І тут вже є рішення у вигляді інструментарію 3Dblox, який створювався спільно TSMC, Cadence, Siemens, Synopsys та іншими провідними компаніями.
Сам процес розробки напівпровідників останні 50 років нагадував прогулянку тунелем. Дорога вперед була чітко видна та позначена. Тепер індустрія близька до кінця тунелю, розвиток напівпровідників став складнішим і менш зрозумілим. Але за межами тунелю на нас чекає багато нових можливостей.
Джерела:
Wccftech
IEEE Spectrum
