Організація JEDEC наближається до завершення роботи над наступною версією стандарту багатошарової пам'яті HBM (High Bandwidth Memory). У найближчому майбутньому комітет оприлюднить фінальні специфікації HBM4. Цей стандарт принесе збільшення пропускної здатності, енергоефективності та місткості мікросхем, що особливо важливо на тлі зростаючих вимог прискорювачів обчислень, зокрема генеративного штучного інтелекту.
Стандарт HBM4 передбачає подвоєну кількість каналів на стек пам'яті порівняно з HBM3, тобто мікросхеми займатимуть більшу фізичну площу. Для ширшої сумісності він гарантує, що один і той самий контролер за необхідності зможе працювати як з HBM3, так і з HBM4. У мікросхемах будуть використовуватися кристали щільністю 24 і 32 Гбіт, а в одному стеку чипмейкери можуть об'єднати від 4 до 16 таких шарів. Що стосується швидкісних показників HBM4, то комітет JEDEC досяг згоди щодо діапазону до 6,4 Гбіт/с і продовжує обговорення більш високих показників.
Одним із перших пристроїв, обладнаних пам'яттю HBM нового покоління, стануть прискорювачі обчислень Nvidia з архітектурою Vera Rubin. Їхній дебют очікується наприкінці 2025-го або на початку 2026 року. У найближчі півтора року топові прискорювачі Nvidia будуть оснащуватися мікросхемами стандарту HBM3e.
Джерело:
TechPowerUp